满分：100分 时间：90分钟一、单选题（每题3分，共30分）1. 在数字IC设计中，多周期路径multicycle setup设为6，hold应设为（ ）A. 6B. 5C. 0D. 不需设答案：B解析：多周期路径中，hold检查通常在setup检查的前一个周期进行，即 multicycle hold = multicycle setup - 1 = 6 - 1 = 5。2. 下列属于异步复位同步释放电路特点的是（ ）A. 复位信号不受时钟控制，可直接参与数据路径B. 复位释放时刻与时钟沿对齐，避免了恢复时间违例C. 复位信号完全是组合逻辑，没有任何时序单元D. 异步复位同步释放会增加复位信号的毛刺概率答案：B解析：异步复位同步释放电路在复位有效时以异步方式复位电路，但释放时使用两级同步器将复位释放沿对齐到时钟沿，从而避免恢复/移除时间违例。A错误，异步复位同步释放并不是让复位参与数据路径；C错误，同步释放需要时序单元；D错误，同步释放目的是减少毛刺影响。3. 逻辑函数 Y = A·(～B) + A·B + (～A)·B 的最简与或式为（ ）A. Y = A + ～BB. Y = A + B