1、FPGA资源概述Viavado综合“Synthesis”完utilization资源利用率情况。以16位AD的IQ为例使用ZYNQ7100ffg-2芯片编译。表1 FPGA资源介绍序号缩写中文备注1LUT查找表组合逻辑与、或小型RAM移位寄存器2LUTRAM分布式RAM特定的LUTSLICEM3FF触发器时序逻辑基本单元在时钟边沿存储状态构建计数器、寄存器的关键4BRAM块RAM存储数据如FIFO\ROM5DSP信号处理单元乘法、乘加运算6IO输入/输出引脚与外部交互接口7BUFG全局时钟缓冲器时钟驱动器2、单通道DDC和FIR【20MHz带宽】图1 单通道Vivado编译后的资源情况3、2通道DDC和FIR【20MHz带宽】图2 2通道Vivado编译后的资源情况4、4通道DDC和FIR【20MHz带宽】图3 4通道Vivado编译后的资源情况5、8通道DDC和FIR【20MHz带宽】图4 8通道Vivado编译后的资源情况