015、以太网接口电路设计基础一个让我熬夜到凌晨三点的丢包问题去年做一款工业交换机，RJ45接口的link灯正常亮，ping包却时不时丢一个。示波器一挂，差分信号线上居然有200mV的共模噪声。查了三天，最后发现是RJ45座子的外壳接地脚悬空了——就这一个脚，让我多加了两个星期的EMC整改。从那以后，我画以太网接口电路，每个引脚都当炸弹引线来对待。以太网接口的“骨架”：变压器选型与连接别以为随便找个带变压器的RJ45座子就能用。我见过太多人直接抄参考设计，结果共模抑制比差了10dB。变压器核心参数有三个：匝数比（通常1:1）、隔离电压（至少1500Vrms）、共模抑制比（CMRR，别低于-40dB@100MHz）。实际布线时，变压器到RJ45的差分对要走等长，误差控制在5mil以内。我习惯在变压器下方挖空参考平面——不是全挖，是挖掉变压器正下方那一块铜皮，防止寄生电容把共模噪声耦合到次级。这个坑我踩过，挖了之后辐射发射直接降了6dB。别这样写：把变压器放在板边，差分线绕来绕去。差分线对参考平面的不连续极其敏感，绕一次就多一次阻抗突变。PHY芯片的“命门”：电源与时钟PHY芯片的电源纹波要求比普通数字芯片严一个数量级。1.2V内核电压，纹波超过50mV，丢包率直线上升。我习惯在PHY芯片的每个电源引脚放一个100nF陶瓷电容，再在电源入口放一个10μF钽电容。注意：陶瓷电容要选X7R或NP0，别用Y5V——温度一高